

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 59-157760  
 (43)Date of publication of application : 07.09.1984

(51)Int.Cl. G06F 15/16  
 G06F 13/00

(21)Application number : 58-030722  
 (22)Date of filing : 28.02.1983


(71)Applicant : HITACHI LTD  
 (72)Inventor : TSURUTA SETSUO  
 NOMI MAKOTO  
 MIYAMOTO SHOJI  
 IHARA KOICHI  
 YABUSHITA MASA HARU

## (54) LIST PROCESSING SYSTEM OF PARALLEL INFERENCE TYPE

## (57)Abstract:

**PURPOSE:** To process a large quantity of list data in a high speed by searching experience rules individually when an inference request is accepted in plural processors.

**CONSTITUTION:** An inference request message 52 and an inference data message 53 are transmitted to plural inferring processors 21 through an interpreter processor 11. When receiving the inference data message 53, each inferring processor 21 stores know facts in a fact group list. The inferring processor 21 takes out experience rules in order from the beginning of an experience rule group list. The processor 21 checks whether the fact group list coincides with experience rules or not; and if they coincide with each other, the processor 21 takes out a conclusion part of experience rules and transmits back an inference response message to the interpreter processor 11. Inferring processors 21 have a shared memory and can execute parallel processings in a high speed.



## LEGAL STATUS

[Date of request for examination]  
 [Date of sending the examiner's decision of rejection]  
 [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]  
 [Date of final disposal for application]  
 [Patent number]  
 [Date of registration]  
 [Number of appeal against examiner's decision of rejection]  
 [Date of requesting appeal against examiner's decision of rejection]  
 [Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

BEST AVAILABLE COPY

⑩ 日本国特許庁 (JP)

⑪ 特許出願公開

⑫ 公開特許公報 (A)

昭59—157760

⑬ Int. Cl.<sup>3</sup>  
G 06 F 15/16  
13/00

識別記号  
1 0 1

庁内整理番号  
T 6619—5B  
7341—5B

⑭ 公開 昭和59年(1984)9月7日  
発明の数 1  
審査請求 未請求

(全 11 頁)

⑮ 並列推論形リスト処理方式

⑯ 特 願 昭58—30722  
⑰ 出 願 昭58(1983)2月28日  
⑱ 発 明 者 鶴田節夫  
川崎市麻生区王禅寺1099番地株  
式会社日立製作所システム開発  
研究所内  
⑲ 発 明 者 能見誠  
川崎市麻生区王禅寺1099番地株  
式会社日立製作所システム開発  
研究所内  
⑳ 発 明 者 宮本捷二  
川崎市麻生区王禅寺1099番地株

式会社日立製作所システム開発  
研究所内  
㉑ 発 明 者 井原良一  
川崎市麻生区王禅寺1099番地株  
式会社日立製作所システム開発  
研究所内  
㉒ 発 明 者 篠下正治  
川崎市麻生区王禅寺1099番地株  
式会社日立製作所システム開発  
研究所内  
㉓ 出 願 人 株式会社日立製作所  
東京都千代田区丸の内1丁目5  
番1号  
㉔ 代 理 人 弁理士 高橋明夫 外1名

明 細 書

発明の名称 並列推論形リスト処理方式

特許請求の範囲

1. バス結合された複数の処理装置と各処理装置に付属したメモリから成る複合計算機システムにおいて、特定の処理装置では推論指令を受け付け、これを他の処理装置が並列処理するように、推論要求を送信し、一斉送信し、他の処理装置では、推論データのうち予め割当てられた部分と一致データ全部を、ポインタで結合された知識リストの形で上記メモリに記憶させておいて、上記推論要求を受けた時、一致データをチェックして適用可能な推論規則を採り、適用し、新事実かどうかを調べ、結果を返させる並列推論形リスト処理方式。
2. 各プロセッサのメモリが、自分だけが読み書きできるメモリブロックと、自分しか読めないが、書き込みは、1つの特定処理装置だけが、全メモリに一斉に書き込むことだけができるメモリブロックを持ち、他のメモリブロックに

知識リストを置くことを特徴とする特許請求範囲  
開第1項記載の並列推論形リスト処理方式。

発明の詳細な説明

〔発明の利用分野〕

本発明は、計算機にデータとして記憶された専門知識（経験則）や事実をもとに推論を行う知識ベースシステムにおいて、大量のリストデータを高速に処理するに好適な並列推論形リスト処理方式に関する。

〔発明の背景〕

従来の知識ベースシステムの並列推論方式は、各プロセッサが共通にアクセスできるメモリ（共有メモリ）を使用し、これに便利な方式であるが、共有メモリのアクセスの競合処理のためのソフトウェア、ハードウェアのオーバーヘッドが高く、10台以上の計算機の複合システムでは、アクセスネットワークのため性能改善が期待できなかった。従来の並列推論方式として、例えば、R. D. FENNELL, V. R. LESSER: Parallelism in Artificial Intelligence Problem Solving: A Case

〔発明の目的〕

本発明の目的は、数10台のマイクロコンピュータを用いて、LISPによつて記述された知識ベースシステムにおける推論を並列処理することによつて、超高速にするためのリスト処理方式を提供することにある。

〔発明の概要〕

このような目的を達成するために本発明では、各プロセッサのメモリを拡張し、共有メモリを排し、専断データを拡張した各プロセッサのメモリに記憶させ、新専断だけを全推論プロセッサに一斉送信をするようにしたことと特徴がある。

〔発明の実施例〕

以下、本発明の一実施例を、第1～5図により説明する。

第1図と第2図は、本発明の方式を実現する装置の実施例のシステム構成を示す。第1図は全体の概略構成図、第2図はシステムの詳細構成図で

間のメッセージの流れの一例を示す。

インタプリタプロセッサ11は、推論データ入出力装置3を通して、推論データ51を入力し、推論結果メッセージ55を出力する。

並列推論処理を行うため、インタプリタプロセッサ11は全ての推論プロセッサ21に対して、推論要求メッセージ52、および、必要に応じて推論データメッセージ53を、ブロードキャスト方式で送信する。

推論プロセッサ21は、推論結果を、推論応答メッセージ54として返す。

第4図は、推論要求メッセージ52のフォーマットの一例である。

要求メッセージフラグ521は、推論要求メッセージ52であることを示すフラグである。要求メッセージ通番522は、推論要求メッセージ52に対して付けられた通し番号である。

推論データ種別523は、推論データ525の内容を示す。たとえば、推論データ525が既知事実(へのポインタ)62か、帰納則(へのポ

ある。

1および2は、それぞれインタプリタコンピュータおよび推論コンピュータと呼ばれるマイクロコンピュータで、例えば、第1図のような六角形の格子状バス4によつて、お互いに、あるいは、インタプリタコンピュータ1と、推論データ入出力装置と呼ばれるコンソールやディスク、あるいはプロセス入出力装置等の入出力装置3とが結合されている。バスの結合形態は、4角形など他の形態でも良い。

なお、マイクロコンピュータ1、2としてはHMCS 68000等が使用できる。

第2図で示されるようにインタプリタコンピュータ1は、インタプリタプロセッサ11とそのローカルメモリ12から構成され、推論コンピュータ2は、推論プロセッサ21とそのローカルメモリ22から構成される。

第3図は、実施例のシステムにおける、各プロセッサ11または21の間、および、インタプリタプロセッサ11と推論データ入出力装置3との

インタ)64かを示す。推論データ長524は、推論データの長さ、つまり、本メッセージで送信される既知事実62や帰納則64のデータ数を示す。

第5図は、推論データメッセージ53のフォーマットの一例である。

データメッセージフラグ531は、推論データメッセージ53であることを示すフラグである。推論データメッセージ53は、推論に必要な推論データ525の数が多い場合、一定量に達した推論データを、その都度、送信することにより、推論要求において、推論要求メッセージ52の機能を補うものである。対応要求メッセージ通番532は、このような関係にある(つまり、推論データメッセージ53が、一定量に達した推論データ536を前もつて送ることにより、その機能を補おうとする。)推論要求メッセージ52の通し番号522である。

データメッセージ通番533は、推論データメッセージ53に対して付けられた通し番号である。これは、対応要求メッセージ通番532が更新さ

れる度に、0にリセットされる。

推論データ識別534、推論データ長535、推論データ536は、第4図で既に説明した、推論要求メッセージ52に対するものと全く同じである。

第6図は、推論応答メッセージ54のフォーマットの一例である。

応答メッセージフラグ541は、推論応答メッセージ54であることを示すフラグである。応答要求メッセージ通番542は、推論応答メッセージ54が、どの推論要求に対応であることを、その推論要求に対応する推論要求メッセージ52の通番522によつて示すものである。応答プロセッサ番号543は、本応答メッセージの送信元である推論プロセッサ21のID(番号)を示す。応答メッセージ通番544は、推論応答メッセージ54に対して付けられた通番であり、推論要求に対して、および各推論プロセッサ21に対して独立につけられる。

応答データ識別545は、応答データ547の

内容(新事実、終了情報など)を示す。応答データ長546は、応答データ547の長さ、たとえば、新事実の個数などを示す。

第7図は、インタプリタプロセッサ11のローカルメモリ12のマップの一例である。

リスト領域75は、事実群や経験則群などのリスト、つまり、既知事実や経験則などのデータの記憶場所へのポイントとその構造(リスト構造)を示すポイント群を含むエリアである。フルワード領域78は、リストによつてポイントされるデータ本体(例えば、既知事実データ、経験則データ)を記憶するエリアである。

新事実キュー76は、各推論プロセッサ21から推論応答メッセージにより送信されてきた新事実を到着順に保存するためのキューである。

推論結果配位位置表77は、推論要求メッセージ52に対する最初の事実の新事実キュー76内での相対位置(順位)を定めるための表である。

第8図は、推論プロセッサ21のローカルメモリ22のマップの一例である。

事実群リスト(領域)61、経験則群リスト(領域)63は、それぞれ、事実群や経験則などのリスト(つまり、既知事実や経験則などのデータの記憶場所へのポイントと、その構造(リスト構造)を示すポイント群)を記憶する領域である。

第9図は、事実群リスト61と経験則群リスト63の構成の一例を示す。

事実群リスト61は、既知事実(データへのポイント)62の一方方向連鎖である。

経験則群リスト63は、経験則(データへのポイント)64の一方方向連鎖である。さらに、各経験則64は、条件部65と結論部66から成り、条件部65は、条件(条件データへのポイント)651の一方方向連鎖から成り、結論部66は結論(結論データへのポイント)661の一方方向連鎖から成る。

第10図は新事実キュー76の一例の構成図である。

新事実キュー76(本体)には、新事実(への

ポイント)761が、推論応答メッセージ54により新事実を受信した順にキューされる。

第11図は、推論結果配位位置表77の一例の構成である。

推論結果配位位置表77は、推論要求メッセージ番号770と、このメッセージによる推論の結果生成された事実の相対位置771との対の集まりである。

第12図および第13図はそれぞれ、インタプリタプロセッサおよび推論プロセッサの処理の流れの一例を示すものである。

以下に、本発明の実施例の動作の説明を行う。

簡単のため順方向推論について説明する。

順方向推論の処理は、以下のように行われる。

- (1) その条件部を既知事実が満足させる経験則を見つけるため、経験則群をサーチする。
- (2) 該当する経験則の結論部を取り出し、既知事実でないかどうか、つまり新事実が見つかったかどうかを、事実群に対して調べる。

- (3) 新事実を、新事実群に記憶するとともに、既知事実として事実群に加え、(I)に戻る。
- (4) 新事実が見つからなくなるか、結論部が停止要求なら処理を終了する。

順方向推論(以下、推論と呼ぶ。)における本発明の実施例の動作は次のとおりである(第12図、第13図参照)。

- (I) 推論データ入出力装置3から、推論データ51が入力されると(ステップ201)、インタプリタプロセッサ11は、このデータから、推論要求メッセージ52を作成し(ステップ202)、各推論プロセッサ21全部に、一斉送信する(ステップ203)。まとめて推論を行うつて推論効率を上げるため、推論データメッセージ53を何回か送信した後、推論要求メッセージ52を送ることも許される。
- (II) 推論プロセッサ21は、推論データメッセージ53を受信する(ステップ301)と、既知事実(のポインタ)62を、事実群リスト61に記憶する(ステップ302)。推論

要求メッセージを受信すると、既知事実(のポインタ)62を、事実群リスト61に記憶した上で、推論を開始する(ステップ303)。

- (3) 推論プロセッサ21での推論は、下記の通り。

- (i) 経路規則群リスト63の先頭から順に、経路規則64を取り出す(ステップ304)。現在の経路規則64に達したら(iv)の処理を行う。
- (ii) 取り出した経路規則64の条件部65を第1条件651から順に取り出し、事実かどうかをチェックする(ステップ305)。すなわち、事実群リスト61の先頭から順に既知事実(のポインタ)62を取り出し、条件(のポインタ)651と一致するかどうかをチェックする。事実群リスト61のどの既知事実62とも、条件651が一致したければ、(i)の処理(ステップ304)に戻り次の経路規則64を取出す。第1条件651に一致する既知事実62があれば

(つまり第1条件651が事実なら)、条件部65の全ての条件651を順次チェックする。

事実でない条件651があれば、(i)の処理(ステップ304)に戻り次の経路規則64を取出す。条件部65の条件が全て事実なら(iii)の処理を行う。

- (iii) 条件部65の条件651が、全て事実であることのチェックを完了した経路規則64の結論部66から全ての結論661を取り出し新事実547を見つける(ステップ306)。

すなわち、結論部66の先頭順に結論(ポインタ)661を取り出し、既知事実(のポインタ)62と一致するかどうかを、事実群リスト61の全ての既知事実62に対してチェックし、どの既知事実62とも一致しなければ、新事実547とする。

新事実が見つからなければ、(i)の処理(ステップ304)に戻り、次の経路規則

64を取り出す。見つければ(iv)の処理(ステップ308)を行う。

- (iv) 見つかった新事実(のポインタ)547とその個数546、および新事実547を導出した経路規則(のポインタ)64を、推論応答メッセージ54にセットして送信する(ステップ308)。新事実が見つからなかった場合は、新事実の個数546を0にした推論応答メッセージ54を返す(ステップ307)。

- (4) インタプリタプロセッサ11は、各推論プロセッサ21の推論応答メッセージ54を受信し(ステップ204)、新事実があれば、新事実ヤウー76に入れる。ただし、各推論要求メッセージ52に対する最初の推論結果761の新事実ヤウー76内相対位置は、新事実相対位置771として、推論結果記録位置表77に記録される(ステップ205)。

送出した推論要求メッセージ52に対する推論応答メッセージ54を、全推論プロセッ

サ21から受信し終えた時(ステップ206)、この推論要求に対応する新事象761がなければ、(5)の処理(ステップ209)を行う。

この新事象があれば、新事象キュー76と推論要求対応新事象77をもとに、対応する新事象761全部から推論要求メッセージ52を組立て(ステップ207)、全推論プロセッサ21に一斉送信する(ステップ203)。

この新事象761の一斉送信方式としては、効率を上げるため、新事象761が、規定数以上あつまつたら推論データメッセージ53として、推論プロセッサ21に一斉送信していき、すでに送出した推論要求メッセージ52に対する推論応答メッセージ54を、全推論プロセッサ21から受信し終えた時、未送信の新事象761だけから推論要求メッセージ52を組立て一斉送信することも考えられる。ただし、この場合は、推論プロセッサ21は、推論要求メッセージ52処理中に受信した推論データメッセージ53中の新事象

(即ち既知事象536)を、(2)のように事象群リスト61に組込むことをしないで、推論要求処理が終了してから、つまり推論応答メッセージ54を送り返した後に、上記の既知事象536を事象群リスト61に加える。

(5) インタプリタプロセッサ11は、推論終了状況情報、および、必要に応じて、新事象キュー76の内容を構築した推論結果メッセージ55を、推論データ出力装置3に出力する(ステップ209)。

第14図は、本発明の方式を実現するシステム構成の他の実施例を示す図である。

1001はインタプリタプロセッサ、1002は推論プロセッサと呼ばれる処理装置である。これらのプロセッサは、メッセージ伝送バス1061で結合されている。

1009は、コンソールタイプライタ、ディスプレイ、プロセス入出力装置などの入出力装置で、以下推論用入出力装置と呼ぶ。インタプリタプロセッサ1001は、推論用入出力装置1009とバス

1062で結合されている。

インタプリタプロセッサ1001は、メモリ1003を持つ。メモリ1003は、インタプリタ専用メモリブロック1030と知識リストブロック1041から成る。インタプリタ専用メモリブロック1030は、専用メモリアクセスバス1070により、インタプリタプロセッサ1001だけから読み書きされるメモリブロックである。

推論プロセッサ1002は、推論メモリ1004を持つ。メモリ1004は、推論プロセッサ専用メモリブロック1040と知識リストブロック1041から成る。

知識リストブロック1041は、読み込みは、バス1071を通して各プロセッサからローカルに行われるが、書き込みは、共通書き込みバス1008を通して、インタプリタプロセッサ1001により、全部の推論プロセッサ1002に対して一斉に行われる。アービタ1005は、知識リストブロック1041に対する読み込みと書き込みの競合処理を行う(読み込み時は書き込みが出来ない。逆も成

り立つ。)。デュアルポートメモリ等で実現する。各プロセッサの知識リストブロック1041の内容はすべて同一である。

以下に、第14図の動作の説明を行う。

コンソールタイプライタ、ディスプレイ、あるいはプロセス入出力装置などの入出力装置(推論用入出力装置と呼ぶ)1009から、推論コマンドが入力されると、インタプリタプロセッサ1001は、これから推論用データを作成し、バス1008(の制御線)により全プロセッサ1001、1002の知識リストブロック1041への一斉書き込み要求を出した後、バス1008(のデータ線)により全プロセッサ1001、1002の知識リストブロック1041への一斉読み込みを行い、必要な推論用データを全て書き込んだ後、バス1008(の制御線)により推論要求を全推論プロセッサに出力する。

なお、知識リストブロック1041に、推論要求を事象として(つまり、データの1つとして)書き込み、これを推論プロセッサ専用メモリブロック1040に格納した状態則に基づき逐次開始デー

タとしてもよい。また、共通バス1008は、インタプリタプロセッサ1001、推論プロセッサ1002に対してDMAバスである。したがって、インタプリタプロセッサ1041から各推論プロセッサ1042への伝送オーバーヘッドが極めて小さく、性能を著しく向上できる。

全推論プロセッサは、知識リストブロック1041を参照するだけで、すなわちメモリアクセスを競合することなく、並列に推論を行い、結果を、推論応答メッセージにして返す。

インタプリタプロセッサ1001は、全ての推論プロセッサからの応答が返るか、一定時間が経過した後、推論要求メッセージに対して返された全ての推論応答をチェックし、推論が終了したと判断すれば推論結果を、推論結果メッセージとして、推論用入出力装置1009に出力する。推論が終了してないと判断すれば、推論応答メッセージから、推論メッセージを作成し推論プロセッサに対する推論要求を繰返すとともに必要な情報は推論結果として、保存する。

作成できる効果がある。

図面の簡単な説明

第1図は本発明を実現するシステムの一例の構成の概略図、第2図は本発明を実現するシステムの一例の構成図、第3図は第1図のシステム内のバス上のデータの流れを示す図、第4～6図はそれぞれ推論要求メッセージ、推論データメッセージ、推論応答メッセージの一例のフォーマット、第7図、第8図はそれぞれインタプリタプロセッサ、推論プロセッサのローカルメモリの一例のマップ、第9図は事象群リストと経験則群リストの一例の構成図、第10図は新事象キューの一例の構成図、第11図は、推論結果記録位置表の一例の構成図、第12図および第13図はそれぞれ第2図のインタプリタプロセッサおよび推論プロセッサの処理の流れの一例を示すフローチャート、第14図は本発明を実現するシステムの他の実施例の構成図、第15図および第16図はそれぞれインタプリタプロセッサおよび推論プロセッサの処理の流れの一例を示すフローチャートである。

第15図および第16図はそれぞれ第14図のインタプリタプロセッサおよび推論プロセッサでの処理の流れの一例を示すものである。

第12図および第13図の処理フローとの相違点については上述した通りであり、その他の点は第12図および第13図と同じであるので、ここでは説明を省略する。

〔発明の効果〕


本発明によれば、マイクロコンピュータを複数台接続して、各プロセッサのローカルメモリにリスト形式の知識データを分散し、これらの知識データを用いた推論処理をメモリやバスを競合しないように並列に行う知識ベース用超込み回路を持つLISPマシンが構成できるので、実用規模の知識ベースシステム（例えば、経験則の数が500以上のプロダクションシステム）などの高知能情報処理が、

- (1) 高性能に（従来の10倍以上）
- (2) フレキシブルかつ効率良く
- (3) 安価に（従来のミニコンの価格以下）


11…インタプリタプロセッサ、21…推論プロセッサ、12…インタプリタプロセッサのローカルメモリ、22…推論プロセッサのローカルメモリ、52…推論要求メッセージ、53…推論データメッセージ、54…推論応答メッセージ、61…事象群リスト、62…即知事象、63…経験則群リスト、64…経験則、65…条件部、66…結論部、651…条件、661…結論、76…新事象キュー、77…推論結果記録位置表。

代理人 弁理士 高橋明夫


第 1 図




第 2 図









第 4 回




第 5 圖




第 6 回




第 7 回




第 8 回




第 9 図




第 10 図




第 11 図




第 12 図




第 13 図




第 14 図



第 15 図



第 16 図



## 手続補正書

昭和59年5月28日

特許庁長官 殿

事件の表示

昭和58年

特許願 第30722号

発明の名称

並列推論形リスト処理方式

補正をする者

事件との関係  
名称(510)

特許出願人

株式会社 日立製作所

代理人

居所〒100

東京都千代田区丸の内一丁目5番1号

株式会社 日立製作所 内

電話 東京 212-1111(大代表)

氏名(6189)

弁理士 高橋 明 夫



## 補正の内容

1. 明細書、第7頁、第11行目の「対応である」を「対応する」と訂正する。
2. 同、第12頁、第18行目の「したければ」を「しなければ」と訂正する。
3. 同、第19頁、第4行目の「プロセッサ1041」を「プロセッサ1001」に訂正する。
4. 同、同頁、第5行目の「1042」を「1002」と訂正する。
5. 図面中、第14図を添付図面の通り補正する。

補正の対象

明細書の「発明の詳細な説明」の欄および図面。

( 59. 5. 28 )

第14図

